INTER-PROCESSOR COUPLING SYSTEM

Publication number: JP1044571 (A)
Publication date: 1989-02-16

Inventor(s):

KAWAMURA RYOSAKU +

Applicant(s):

OMRON TATEISI ELECTRONICS CO +

Classification:

- international:

G06F13/38; G06F15/16; G06F15/167; G06F5/06; G06F13/38; G06F15/16;


G06F5/06; (IPC1-7): G06F13/38; G06F15/16; G06F5/06

- European:

Application number: JP19870201105 19870812 Priority number(s): JP19870201105 19870812

Abstract of JP 1044571 (A)

PURPOSE:To improve coupling efficiency by coupling between the 1st and 2nd processors through an FIFO capable of shifting two or more data in a parallel state by the prescribed number of steps. CONSTITUTION:The FIFO memory 3 capable of shifting two 1-byte data in the parallel state by two steps is connected between the system bus 1A of the processor A and the system bus 1B of the processor B. A write control circuit 6A controls data writing from the processor A to writing side latches 4A, 5A and data writing from the latches 4A, 5A to the FIFO memory 3. A read control circuit 6B controls data reading from the FIFO memory 3 to reading side latches 4B, 5B, and when the latches 4B, 5B are emptied, two byte data are read out from an area pointed out by a reading pointer 7B and written in the latches 4B, 5B.



Data supplied from the espacenet database — Worldwide

@ 公 開 特 許 公 報 (A) 昭64-44571

の発明の名称 プロセッサ間結合方式

砂特 图 昭62-201105

@出 顧 昭62(1987)8月12日

◎発 明 者 川 村 良 作 京都府京都市右京区花园土堂町10番地 立石電機株式会社

P

②出 阿 人 立石電機株式会社 京都府京都市右京区花園土堂町10番地

0代 理 人 弁理士 和田 成則

明相響

1. 発明の名称

プロセッサ間結合方式

2. 特許請求の範囲

(1)第1のプロセッサシステムと第2のプロセッサシステムとの間に2以上のデータを並列状態のままで所定段数だけシフト可能なFIFOメモリを設け、

該FIFOメモリの入力側各データボートには 第1のプロセッサシステムのアドレス空間内のア ドレスを割付ける一方、出力側各データボートに は第2のプロセッサシステムのアドレス空間内の アドレスを割付け、

該FIFOメモリを適宜にシフトさせることに より、第1のプロセッサシステムから第2のプロ セッサンステムへと2以上のデータを並列かつ非 問期に転送すること。

を特徴とするプロセッサ間結合方式。

3. 発明の詳細な説明

《発明の分野》

_ 1 _

この発明は、マルチプロセッサシステムに好適 なプロセッサ間結合方式に関する。

《発明の保護》

この発明では、第1のプロセッサシステムと第 2のプロセッサシステムとの間を、2以上のデータを並列状態のままで所定段数だけシフト可能な FIFOメモリを介して結合し、両プロセッサ間を効率良く結合したものである。

《従来技術とその問題点》

従来、マルチプロセッサシステム等に適用されるプロセッサ間結合方式としては、第5図に示されるように、同一の大きさのアドレス空間を、両プロセッサ間で共有するいわゆる共有メモリ方式が一般的である。

しかしながら、この様な共有メモリ方式にあっては、大量のデータを共有する必要がある場合には、共有メモリ空間を広く確保せねばならず、その核果共有メモリ空間以外に使用可能な空間が充分に確保できないこと、片方のプロセッサが共有メモリをアクセス中のときには、他方のプロセッ

- 2 -

サは共有メモリをアクセスできないこと、共有メモリ空間として確保できる最大範囲は、プロセッサがアドレスできる範囲によって制限されてしまうことなどの問題点があった。

また、第6図に示されるように、共有メモリ内において、待ち行列処理が必要な概合には、待ち行列処理のための複雑なソフトウエアが必要となること、一方のプロセッサが待ち行列処理中の場合、他方のプロセッサはその待ち行列にアクセスできないこと、待ち行列処理を行なったとしても、一度にシフト可能なデータ数は1個に限られるため、処理の高速化に制約を受けることなどの問題点があった。

《発明の目的》

(

この発明の自的は、大量のデータを共有する必要がある場合にも、共有アドレス空間が少なくて 済み、また待ち行列処理のために複雑なソフトウエアが不要であり、また共有アドレス空間に対し て相方のプロセッサが同時にアクセスを行なうことができ、さらに複数のデータの授受を同一タイ

- に対して相方のプロセッサが同時にアクセスを行 なうことができ、さらに複数のデータの授受を同 ータイミングで行い得るという効果がある。

- 3 -

《寒施例の説明》

第1図は、本発明に係わるプロセッサ間結合方式の一実施例を示す回路図、第2A図~第2G図はその動作説明図である。

この例では、プロセッサAからプロセッサBに 対し、2個の1パイトデータをFIFOメモリ3 を介して転送するようにしている。

すなわち、第1図において、プロセッサAのシステムバス1AとプロセッサBのシステムバス1Bとの間には、2個の1バイトデータを並列状態の虫虫で2段シフト可能なFIFOメモリ3が設けられている。

このFIFOメモリ3の入力側各データボートには1パイト構成からなるラッチ4A,5Aが接続されており、これらのラッチ4A,5AにはプロセッサAのアドレス空間内のアドレスが割り付けられている。

ミングで行い得るようにしたプロセッサ関結合方式を提供することにある。

《発明の構成と効果》

この発明は上記の目的を選成するために、第1 のプロセッサシステムと第2のプロセッサシステムとの間に2以上のデータを並列状態のままで所 定段数だけシフト可能なFIFOメモリを設け、

垓FIFOメモリの入力側各データポートには 第1のプロセッサシステムのアドレス空間内のア ドレスを割付ける一方、出力側各データボートに は第2のプロセッサシステムのアドレス空間内の アドレスを割付け、

該FIFOメモリを適宜にシフトさせることにより、第1のプロセッサシステムから第2のプロセッサシステムへの第2のプロセッサシステムへと2以上のデータを並列かつ非同期に転送することを特徴とするものである。

このような構成によれば、大量のデータを共行する必要がある場合にも、共有アドレス空間が少なくて済み、また待ち行列処理のために複雑なソフトウエアが不要であり、また共有アドレス空間

- 4 --

また、FIFOメモリ3の出力側各データボートには間様にして2個のラッチ4B、5Bが接続されており、これらのラッチ4B、5Bにも向様にして、プロセッサBのアドレス空間内のアドレスが割り付けられている。

想込制御回路 6 A は、据込側ラッチ 4 A . 5 A に対するプロセッサ A からのデータ 書込みおよび 世込側ラッチ 4 A . 5 A から F I F O メモリ 3 内 へのデータ書込みを制御するもので、書込側ラッチ 4 A . 5 A が満杯になるとともに、そのデータ は書込ポインタ 7 A で示される F I F O メモリ 3 内のエリアへと自動的に と込まれ、同時にラッチ 4 A . 5 A は 学クリアされる。

旅出制御回路6日は、FIFOメモリ3から旅出側ラッチ4日、5日に対するデータ旅出しを制御するもので、旅出側ラッチ4日、5日が空になると、自動的に統出ポインタ7日で示されるFIFOメモリ3内のエリアから、2個のバイトデータを読出し、これを旋出側ラッチ4日、5日にお込むようになされている。

- 6 -

次に、以上の機成よりなるシステムの動作を、 第2A図~第2G図を会照しながら説明する。

第2A図はリセット直接の状態を示すもので、この状態では書込ポインタの内容と読出ポインタの内容と読出ポインタの内容とは同一であり、また母込側ラッチ4A.5Aおよび読出側ラッチ4B.5Bはそれぞれ姿クリアされている。

この状態において、プロセッサA側から順次1個ずつ1パイトデータの審込処理を行なうと、第2B図および第2C図に示されるように、審込制御回路6Aの作用によって、2個の1パイトデータはラッチ4A,5Aと順次接込まれる。

第2 C図に示されるように、ラッチ4A、5Aが相方忠込まれて書込伽ラッチが全て満杯となると、電込制御回路6Aの作用によって、ラッチ4A、5Aのデータは、自動的に審込ポインタ7Aで示されるFIFOメモリ3内のエリアへと、第2 D図に示されるように書込まれ、その後ラッチ4A、5Aの内容は零クリアされる。

また、各込ポインタ7Aの内容は、FIFOメ

∸ 7 **−**

与えられると、統出ポインタ7日で指定されるFIFOメモリ3内のデータは、統出制御回路6日の作用によって、統出側の2個のラッチ4日、5日へと統出され、以後これらのデータはプロセッサB側で読取ることができる。

このように本定施例回路では、2個の1パイトデータを並列状態のままで2段にシフトさせ、プロセッサA側からプロセッサB側へと転送させることができ、この際プロセッサA側およびB側で占有するアドレス空間は2パイトであるにも拘らず、パッファ空間としてはFIFOメモリ3による4パイト分を確保することができる。

そして、このバッファリング空間の大きさは、 FIFOメモリ3のシフト段数によって任意に増加することができ、従来の共有メモリ方式のように、プロセッサA側またはB側のアドレス空間によって、制限されることはなくなる。

.

また、2以上のデータを並列状態のままでA側からB側へと転送できるため、例えば2パイト構成および4パイト構成の命令等を転送する場合に、

モリ3内の次に審込まれるべきエリアを示すこと となる。

このとき、日側の処理方式によっては、Bが旅出すことのできるデータがFIFOメモリ内に準備できたことを示す回路(割込発生回路など)を効作させても良い。

すなわち、第2日図に示されるように、8個で2個の1パイトデータをともにFIFOメモリ3から取出すことが可能であるということは、硫出側のラッチ4日。5日へ既に格納されているということを意味する。

一方、第2D図の状態において、A側からさらに2個の1バイトデータを、第2F図に示されるように、ラッチ4人、5人へと審込むと、普込財御回路6人では審込例ラッチが資杯になったことを検出し、第2G圏に示されるように、新たな2個の1バイトデータは、審込ポインタ7人で示されるFIFOメモリ3内のエリアへと四込まれ、同時に審込例ラッチ4人、5人は零クリアされる。第2G図の状態において、B側から誘出指令が

- 8 -

プロセッサの処理窓底を向上させることができる。 第3回は他の実施例を示すもので、この例では チップ外データバス幅8ビット。チップ内データ バス幅8ビット(8/8)のマイクロプロセッサ MC6809と、チップ外データバス幅8ビット。 チップ内データバス幅16ビット(8/16)の マイクロプロセッサ (80188を本方式により 協合したものである。

両者を結合するためのFIFOメモリとしては、 イパイト×512般のFIFOメモリチップ(例 えば、インテグレイテッド デバイス テクノロ ジー社IDT7201S/L, IDT7202S / L容)を片方向について2048個段置し、それを双方向用にそれぞれ段置している。

従って、双方向について2048×512×2-2M/パイトの共有メモリを持つことになる。

しかも、この大容量共有メモリは、MC680 9マイクロプロセッサのアドレス空間64Kバイトを大概に上回るものであるにも拘らす、MC6 809のアドレス空間の中では、4Kバイトしか 使用していない。

すなわち、アドレス空間の中でわずか4Kパイトを双方向のFIFO9に割当てることによって、 あたかも2Mパイトの共有パイトを持つかの如き 効果を得ている。

第4図は、プロセッサAからプロセッサBへ移動するFIFOメモリの制御における処理の流れを示すフローチャートである。

この例では、送信データの挿入側に512段の キューが一杯でないことを示す「挿入可フラグ」 を設ける一方、受信データの取出側ではFIFO メモリ内に受信データ寄りの場合に、FIFOメ モリからプロセッサBへ割込みが発生する回路を 設けている。

このように本実施例によれば、プロセッサAからプロセッサBへと大量のデータを、少ないアドレス空間の占有でしかも並列に転送することができ、同時に逆方向の転送も行なうことができるわけである。

4. 図面の間単な説明

- 11 -

第1図は本発明に係わるプロセッサ間結合方式の一実施例を示す回路図、第2A図〜第2G図は 同回路の動作を示す説明図、第3図は本発明方式 の他の実施例を示す回路図、第4図は同実施例の 送受信制御を示すフローチャート、第5図および 第6図は従来のプロセッサ間結合方式を示すメモ リマップである。

1A、1B…システムパス

3-FIFOXEV

4A, 5A… 書込即ラッチ

48.5B.…読出限ラッチ

6 A … 告込制御回路

· 6 B ··· 院出制御回路


7A…番込ポインタ

7日…読出ポインタ

8 ... 別込発生回路


特許出願人 立石 昭 機 株 式 会 社 代 理 人 弁理士 和 田 成 則

- 12 -




第2A図

第28 図




第2C 図

第·2 D 図





第2E 図

第2F図




第26図







<u>(</u>:

第 4 図







【公報程別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成8年(1994)2月18日

[公開番号] 特朗平1-44571 [公開日] 平成1年(1889) 2月16日 [年延号数] 公開特許公報1-446 [出願番号] 特願昭82-201105 [国際特許分類第5版]

G06F 15/16 320 V 8840-5L

5/06 Z 9189-5B

13/38 340 C 9072-58

平成5年5月25日

特許厅長市殿

1. 物件の表示

松原昭62-201105号

2. 発明の名称

プロセッサ問結合装置

3. 袖正をする岩

事件との関係 特許出願人

作 所 京都府京都市右京区在网上地时10개地

名 称 (284) オムロン株式会社

代丧者 立石 餐塘

4. 代 亚 人 〒101

住 所 東京都千代四区内利の13丁目15番16号 東光ビル6階 2508(8295)1480,1909

氏名 (8943) 护理士 和川 成則系



6. 肺正の対象 切制費全文

7. 極正の内容 明初曹全文を別紙の如く油正する。

y m n

1. 発明の名称

プロセッサ間結合装置

2. 特許前泉の範囲

ドレスを割り付け、

第1のプロセッサと第2のプロセッサとの間に、 2以上のデータを並列状態のままであらかじめ定 めた耿軟だけシフト可能なF1F0メモリを設け、 mnF1F0メモリの入力網各データポートに は、前記第1のプロセッサのアドレス区間内のア

前記す (FOメモリの出力側名データポートに は、前記第2のプロセッサのアドレス区間内のア ドレスを割り付け、

前配FIFOメモリ内に保持されたデータをシフトさせることにより、第1のプロセッサから第2のプロセッサへと2以上のデータを並列かつ非 回期に転送することを特徴とする、

プロセッサ間納合装費。

3. 発明の詳細な説明 (発明の分野) この発明は、マルチプロセッサシステムに好適 なプロセッサ間結合装置に関する。

(従来技術とその問題点)

従来、マルチプロセッサシステム等においてプロセッサ間を結合するには、第5関に示されるように、其代メモリを用いて、同一の大きさのアドレス空間を複数のプロセッサで共有する方法が一般的である。

しかしながら、この様な共有メモリを使用する 場合にあっては、大乗のデータを共有する必要が ある場合には、共有メモリ空間を広く確保せわば ならず、その結果地行メモリ空間以外に使用可能 な空間が必分に確保できないこと、片方のプロセッサが具行メモリをアクセス中のときには、他方 のプロセッサは共行メモリをアクセスできないこと、共行メモリ空間として確保できる最大範囲は、 プロセッサがアドレスできる範囲によって制限されてしまうことなどの問題点があった。

また、第6 図に示されるように、共行メモリ内 において、待ち行列処理が必要な場合には、待ち

「データをシフトさせることによって、第1のプロ セッサから第2のプロセッサへと2以上のデータ を収列かつ非問別に転送することを特徴とするも のである。

このような構成によれば、大量のデータを具行する必要がある場合にも、具行アドレス窓間が少なくで済み、また待ち行列処型のために複雑なソフトウエアが不要であり、また共行アドレス空間に対して相方のプロセッサが間時にアクセスを行なうことができ、さらに複数のデータの投受を同一タイミングで行い得るという効果がある。

〈実施例の説明〉

・第1回は、本知明に係わるプロセッサ間結合装 図の一実施例を示す回路図、第2A図一第2G図 はその動作説明図である。

この例では、プロセッサAからプロセッサBに 対し、2個の1パイトデータをFIFOメモリ3 を介して転送するようにしている。

すなわち、第1図において、プロセッサAのシステムパス1 AとプロセッサBのシステムパス1

行列処理のための複雑なソフトウエアが必要となること、一方のプロセッサが待ち行列処理中の場合、他方のプロセッサはその待ち行列にアクセスできないこと、待ち行列処理を行なったとしても、一度にシフト可能なデータ数は1個に限られるため、処理の高遠化に制約を受けることなどの問題点があった。

(発明の目的)

この類別の目的は、大量のデータを共有する必 製がある場合にも、共有アドレス空間が少なくで 済み、また待ち行列処理のために複雑なソフトウ エアが不要であり、また共行アドレス空間に対し て相方のプロセッサが同時にアクセスを行なうこ とができ、さらに複数のデータの授受を同一タイ ミングで行い得るようにしたプロセッサ間結合数 後を提供することにある。

(発明の構成と効果)

・この時期は上記の目的を達成するために、第1 のプロセッサと第2のプロセッサとの間にFIF Oメモリを設け、FIFOメモリ内に保持された

Bとの間には、2個の1パイトデータを並列状態 のままで2股シフト可能なFIFOメモリ3が設 けられている。

このFIFOメモリ3の人力側各データポートには1パイト構成からなるラッチ4A, 5Aが接続されており、これらのラッチ4A, 5AにはプロセッサAのアドレス空間内のアドレスが割り付けられている。

また、F1F0メモリ3の山力側名デークポートには同様にして2個のラッチ4B。5Bが接続されており、これらのラッチ4B。5Bにも同様にして、プロセッサBのアドレス空間内のアドレスが割り付けられている。

背込刷即回路6Aは、背込側ラッチ4A、5Aに対するプロセッサAからのデータ密込みおよび 件込側ラッチ4A、5AからFIFOメモリ3内 へのデータ宵込みを傾向するもので、许込側ラッ チ4A、5Aが個杯になるとともに、そのデータ は許込ポインタ7Aで示されるFIFOメモリ3 内のエリアへと自動的に背込まれ、同時にラッチ 4A, 5Aは深クリアされる。

統制制御回路68は、F1F0メモリ3から統 出側ラッチ48,58に対するデータ流出しを制 関するもので、読出側ラッチ48,58が空にな ると、自動的に読出ポインタ78で示されるF1 F0メモリ3内のエリアから、2個のバイトデー タを流出し、これを読出側ラッチ48,58に井 込むようになされている。

・ 次に、以上の構成よりなるシステムの励作を、 第2A以一第2G図を参照しながら説明する。

第2人図はリセット度数の状態を示すもので、この状態では事込ポインタの内容と続山ポインタの内容とは同一であり、また再込例ラッチ4人、5人および読出例ラッチ4日。5日はそれぞれ零クリアされている。

. この状態において、プロセッサA個から順次1個ずつ1パイトデータの普込処理を行なうと、第2B図および第2C図に示されるように、音込制 毎回路6Aの作用によって、2個の1パイトデータはラッチ4A、5Aと順次管込まれる。

に2個の1パイトデータを、第2F関に示されるように、ラッチ4A, 5Aへと再込むと、自込制 第四路6Aでは许込例ラッチが講体になったこと を検出し、第2G関に示されるように、新たな2 個の1パイトデータは、再込ポインタ7Aで示さ れるF1Fロメモリ3内のエリアへと費込まれ、 的時に再込例ラッチ4A, 5Aは零クリアされる。

第2 G 図の状態において、B 側から銃出指令が 与えられると、流出ポインク7 B で指定されるF I F D メモリ3 内のデータは、統乱制御回路6 B の作用によって、統出側の2 個のラッチ 4 B . 5 B へと読出され、以後これらのデータはプロセッ サ B 側で銃取ることができる。

このように本英基例凹路では、2個の1パイト データを並列状態のままで2段にシフトさせ、ア ロセッサA側からプロセッサB側へと転送させる ことができ、この際プロセッサA側およびB側で 占付するアドレス空間は2パイトであるにも拘ら ず、パッファ空間としてはP1F0メモリ3によ る4パイト分を確保することができる。

また、背込ポインタ7Aの内容は、FIFOメ モリ3内の次に背込まれるべきエリアを示すこと。 となる。

このとき、B側のデーク処理方法によっては、 Bが続山すことのできるデータがFIFロメモリ 内に準備できたことを示す回路(新込発集回路な ど)を動作させても良い。

すなわち、第2日図に示されるように、B側で 2個の1パイトデータをともにFIFOメモリ3 から取出すことが可能であるということは、洗出 側のラッチ4日、5日へ既に格納されているとい うことを意味する。

一方、第2D図の状態において、A側からさら

そして、このパッファリング空間の大きさは、 FIFのメモリ3のシフト段数によって任意に増加することができ、健果の共有メモリを使用する場合のように、プロセッサA側またはB側のアドレス空間によって、朝暖されることはなくなる。

また、2以上のデータを推列状態のままでA側

からB個へと転送できるため、例えば2パイト構成および4パイト構成の命令等を転送する場合に、プロセッサの処理速度を向上させることができる。 第3回は他の実施例を示すもので、この例ではチップ外データバス橋8ピット、チップ内データバス橋8ピット(8/8)のマイクロプロセッサ MC6809と、チップ外データバス編8ピット、チップ内データバス編16ピット(8/16)の

両者を結合するためのF1F0メモリとしては、 1パイト×512位のF1F0メモリチップ(例 えば、インテグレイテッド デバイス テクノロ ジー社1DT7201S/L. IDT72028

マイクロプロセッサ180188を本効明の実施

に遊した形で結合したものである。

ノL等)を片方向について2048個設備し、それを双方向用にそれぞれ設置している。

従って、双方向について2048×512×2 - 2Mパイトの共行メモリを持つことになる。

しかも、この大容量兆行メモリは、MC680 9マイクロプロセッサのアドレス空間64Kパイ・ トを大幅に上回るものであるにも拘らず、MC6 809のアドレス空間の中では、4Kパイトしか 使用していない。

すなわち、アドレス空間の中でわずか4 Kバイトを双方向のF 1 F O 9 に初当てることによって、 あたかも2 Mバイトの共育バイトを持つかの如き 効果を得ている。

第4関は、プロセッサAからプロセッサBへ移 助するFIFOメモリの創物における処理の流れ を示すフローチャートである。

> この例では、送信デークの挿入側に512段の キューが一杯でないことを示す「挿入可フラグ」 を設ける一方、受信データの取山側ではF1F0 メモリ内に受信データ行りの場合に、F1F0メ

モリからプロセッサBへ関込みが発生する回路を 扱けている。

このように本実施例によれば、プロセッサAからプロセッサ8へと大量のデータを、少ないアドレス空間の占有でしかも収別に転送することができ、同時に逆方向の転送も行なうことができるわけである。

4、関節の関単な説明

第1図は本苑明に係わるプロセッサ開結企装院の一次施図を示す回路図、第2A図~第2G図は 問回路の助作を示す説明図、第3図は本苑明の他 の実施図を示す回路図、第4回は固熟施図の送受 信制弾を示すフローチャート、第5図記よび第6 図は従来のプロセッサ指合の方法を示すメモリマップである。

1 A. 1 B…システムバス 3…F 1 F O メモリ 4 A. 5 A…许込剛ラッチ 4 B. 5 B…託山側ラッチ 6 A…许込制御回路

6 B…就出制御回路 7 A…許込ポインタ 7 B…就追ポインタ 8…割込発生回路

特許山原人 オムロン株式会社 代 班 人 和 川 成 則